

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Computadores

CE 1107 — Fundamentos de Arquitectura de Computadores

Taller 2: Diseño de un decodificador

Profesor

Luis Chavarría Zamora

Estudiantes

Asly Mariela Barahona Maroto

Joaquín Ignacio Ramírez Sequeira

II Semestre, 2025

Sede Central, Cartago

Introducción

El presente documento está basado en la guía de trabajo “Diseño de un decodificador”, en la cual se aplican los principios de lógica combinacional para desarrollar un decodificador capaz de leer el patrón generado por 8 interruptores (switches) y determinar si dicho patrón corresponde al patrón de abrir o cerrar. En función de esto, se debe mostrar la letra “A” o una “B” en el display de 7 segmentos, respectivamente.

El taller fue realizado con compuertas de tecnología TTL, específicamente con integrados NOT, AND y OR de códigos: 74LS02N, 74LS08N y 74LS32N. Además, se utilizó una batería de 9 V y un regulador de tensión de 5 V para la alimentación del sistema, así como 8 interruptores de 3 pines y resistencias de distintos valores. A nivel funcional, se cumplió al 100% con los requisitos establecidos en la especificación.

Bitácora del desarrollo del proyecto

Fecha: sábado 06 de setiembre

Actividad realizada: Planteamiento del problema y propuesta inicial de soluciones

Participantes: Asly Barahona y Joaquín Ramírez

Descripción: Se analizó el problema a resolver y se definió un enfoque de trabajo en dos etapas. Primero, se determinó detectar los patrones generados por los interruptores (uno para abrir y otro para cerrar) y luego, se diseñaría el codificador encargado de interpretar esos patrones y enviar la señal correspondiente al display de 7 segmentos.

Se estableció el patrón de apertura como “11011101” y el de cierre como “10011001”. La mejor solución encontrada para verificar si se ha recibido alguno de los patrones fue implementar dos comparadores digitales contruidos con compuertas AND y NOT. La lógica consiste en llevar a un AND los ocho bits provenientes de los interruptores, negando previamente aquellos que en el patrón deben ser 0, así, el resultado de ese AND será 1 únicamente cuando los bits de entrada sean exactamente los del patrón deseado.

Fecha: domingo 7 de setiembre

Actividad realizada: Diseño de simulación para la detección de patrones

Participantes: Joaquín Ramírez

Descripción: Se utilizó la página en línea CircuitVerse para simular el funcionamiento de los comparadores digitales propuestos. La simulación permitió verificar que el circuito detecta correctamente el patrón de apertura y cierre. Para la visualización se usó un LED que se encendía únicamente cuando el patrón en los interruptores coincidía con el patrón esperado.




Figura 1. Simulación, circuito para detectar el patrón de apertura




Figura 2. Simulación, circuito para detectar el patrón de cierre

Fecha: lunes 8 de setiembre

Actividad realizada: Propuesta del circuito decodificador para interpretar las señales hacia el display de 7 segmentos

Participantes: Asly Barahona y Joaquín Ramírez

Descripción: Para realizar el circuito decodificador se nombró a la señal proveniente del primer comparador de patrones como I_1 y a la señal proveniente del segundo comparador como I_2 . Con ello, se pudo visualizar que el decodificador necesario para el planteamiento hecho sería como el de la figura 3.




Figura 3. Conceptualización del decodificador necesario

Cada una de las 7 salidas del decodificador, desde O_0 hasta O_6 , debe conectarse al display de 7 segmentos para indicarle cuando encenderse o cuando no, y así formar la letra "A" o la letra "C". Se estableció que las salidas se conectarían entre sí de acuerdo con lo mostrado en la Figura 4.




Figura 4. Conexiones entre las salidas del decodificador y el display

De acuerdo con la estructura de la Figura 4, se pudo construir la Tabla 1, que representa el comportamiento deseado por el decodificador.

Tabla 1. Comportamiento deseado del decodificador

I_2	I_1	O_6	O_5	O_4	O_3	O_2	O_1	O_0
0	0	0	0	0	0	0	0	0
0	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0
1	1	0	0	0	0	0	0	0

Cuando I_1 y I_2 son 0 indica el caso donde el patrón colocado en los interruptores no corresponde al patrón de apertura ni al patrón de cierre. El caso donde I_1 y I_2 son ambos 1 es imposible de tener considerando que los interruptores no pueden formar el patrón de apertura y cierre simultáneamente, ya que son diferentes entre sí.

Entonces, cuando $I_1=1$ y $I_2=0$ indica que se ha recibido el patrón de apertura y cuando $I_1=0$ y $I_2=1$ indica que se ha recibido el patrón de cierre.

Utilizando minitérminos sobre la Tabla 1 se obtienen las siguientes simplificaciones para cada salida:

$$O_6 = \bar{I}_2 I_1 + I_2 \bar{I}_1$$

$$O_5 = \bar{I}_2 I_1$$

$$O_4 = \bar{I}_2 I_1 = O_5$$

$$O_3 = I_2 \bar{I}_1$$

$$O_2 = \bar{I}_2 I_1 + I_2 \bar{I}_1 = O_6$$

$$O_1 = \bar{I}_2 I_1 + I_2 \bar{I}_1 = O_6$$

$$O_0 = \bar{I}_2 I_1 = O_5$$

Como se puede apreciar, basta con modelar las salidas O_6 , O_5 y O_3 , ya que las demás se repiten, simplificando aún más el circuito.

Fecha: lunes 9 de setiembre

Actividad realizada: Diseño de la simulación incorporando el display de 7 segmentos

Participantes: Asly Barahona

Descripción: Se completó la simulación del circuito integrando el decodificador y el display, Se verificó que el diseño propuesto funciona correctamente y responde conforme a lo esperado: al detectar los patrones establecidos, el sistema activa la salida correspondiente en el display.




Figura 5. Comportamiento con el patrón de apertura




Figura 5. Comportamiento con el patrón de cierre




Figura 6. Comportamiento con un patrón distinto a los establecidos

Fecha: sábado 13 de setiembre

Actividad realizada: Armado del circuito (inicial)

Participantes: Asly Barahona y Joaquín Ramírez

Descripción: Se construyó la parte del circuito de la detección de los patrones. Primero se probaron los interruptores de manera independiente para garantizar que funcionaran como debían, esto permitió notar que una de las líneas de la protoboard estaba dañada, por lo que se hizo el cambio a otra.




Figura 7. Prueba independiente de los interruptores

Durante la construcción se notó que el integrado de compuertas NOT era de colector abierto por que se tuvo que utilizar resistencias de 2 k Ω conectadas desde VCC (5 V) hasta sus salidas para poder lograr un 1 lógico. Dado que no sabíamos que las compuertas NOT eran de colector abierto, no se contaba con la cantidad necesaria de resistencias de 2 k Ω para utilizarlas como resistencias pull-up por lo que se avanzó solo hasta la parte de la obtención de I₁ y I₂.

Fecha: martes 16 de setiembre

Actividad realizada: Finalización del armado del circuito

Participantes: Asly Barahona y Joaquín Ramírez

Descripción: Se terminó la construcción de la parte de decodificador y el display de 7 segmentos. Además, se realizaron pruebas para garantizar que el circuito proporciona la salida esperada para los posibles patrones de entrada.




Figura 8. Circuito físico con el patrón de apertura




Figura 9. Circuito físico con el patrón de cierre

Conclusiones

- En el diseño de un decodificador a partir de compuertas lógicas es indispensable tener primero claro la cantidad de entradas y salidas que debe tener para así poder diseñar la correcta tabla de verdad y posteriormente simplificarla.
- Las simulaciones agilizan mucho el proceso de construcción de un circuito lógico, ya que cuentan como guías que permiten ver gráficamente las conexiones que se deben realizar, así como la manera en la que se comportarán, permitiendo detectar comportamientos “no esperados” de manera más fácil y localizada.
- En la construcción física del circuito es importante realizar primero pruebas individuales a los comportamientos para evitar confundir fallas de conexiones con fallas por algún pin o línea dañada.

Bibliografía

ON Semiconductor. (1999). *74LS05: Hex Inverter* [Hoja de datos].

<https://www.alldatasheet.com/datasheet-pdf/pdf/12618/ONSEMI/74LS05.html>

ON Semiconductor. (1999). *74LS32: Quad 2-Input OR Gate* [Hoja de datos].

<https://www.alldatasheet.com/datasheet-pdf/pdf/12652/ONSEMI/74LS32.html>

ON Semiconductor. (1999). *74LS08: Quad 2-Input AND Gate* [Hoja de datos].

<https://www.alldatasheet.com/datasheet-pdf/pdf/12619/ONSEMI/74LS08.html>